Design Considerations for a Low-Power Control-Bounded A/D Converter

Abstract

Kontrollbegrenset analog-til-digital omforming (control-bounded ADC) er et nylig introdusert konsept som skiller seg fundamentalt fra de fleste konvensjonelle omformingsarkitekturer. De lovende egenskapene ved disse omformerne har blitt studert på et teoretisk nivå i flere år, men det er, så vidt forfatteren vet, foreløpig ikke rapportert noen implementasjon av en slik omformer på transistornivå.

I denne avhandlingen fører vi dette nye konseptet ett steg nærmere en fullstendig implementasjon på transistornivå. Det etablerte teoretiske rammeverket er utvidet og anvendt i analyser av ulike kretsimplementasjoner. Et egenutviklet programvarebibliotek bidrar til å effektivisere prosessen med design, simulering og evaluering av kontrollbegrensede A/D-omformere. Kretssimuleringer støtter oppunder resultatene fra den teoretiske analysen.

Målet med denne avhandlingen er ikke å presentere en fullstendig implementasjon, men å utforske mulige design av en skalar, kontrollbegrenset A/D-omformer, optimalisert for lavt effektforbruk. Det viktigste resultatet fra denne avhandlingen er derfor oversikten over, og noen mulige løsninger til, kritiske designutfordringer assosiert med den aktuelle høynivåarkitekturen.

Nærmere bestemt foreslås en passiv integrator, drevet av en lavstøyforsterker, som et alternativ til å plassere forsterkeren fullstendig på utsiden av A/D-omformeren. De resterende trinnene kan realiseres med Gm-C-integratorer, hvis strømforbruk vil være avhengig av den totale kapasitansen sett fra utgangen av transkonduktoren. Designutfordringer vedrørende presis addisjon av analoge signaler med små kondensatorer er studert i detalj.

Spenningsaddisjon med flytende styreelektrode (eng. gate) krever færre aktive komponenter, men spenningsbuffere kan være nødvendig for å unngå problemer med uønsket ladningsflyt i kretsen. For ikke å forstyrre den kapasitive spenningsdelingen og dermed redusere ytelsen, må disse bufferene ha en utgangsmotstand på om lag 1000 Ohm. En alternativ løsning kan være å summere strømmer på transkonduktorenes utganger. Dette eliminerer behovet for spenningsbuffere, men noe ekstra kompleksitet kan være nødvendig for å implementere en liten nok transkonduktans, som er en forutsetning for lavt effektforbruk. Det er også oppdaget at en forsyvning i komparatorenes terskelspenning vil trigge harmonisk forvrengning av partals orden. Kansellering av denne terskelspenningsforsyvningen vil derfor være nødvendig i en fremtidig implementasjon.

Mer detaljert forskningsarbeid på transistornivå er nødvendig for å besvare spørsmålet om hvorvidt en kontrolbegrenset A/D-omformer er egnet for å utkonkurrere de fremste av dagens løsninger. Vi håper at denne avhandlingen vil tjene som et nyttig utgangspunkt for å gjøre nettop det.

Control-bounded ADC is a recently introduced concept that approaches the conversion problem differently compared to most conventional ADC architectures. While the promising properties of the these converters have been studied on a theoretical level for a few years, no transistor level implementation have, to the author's knowledge, been reported so far.

In this thesis, we bring control-bounded conversion concept one step closer to a complete transistor level implementation. The established theoretical framework is expanded and applied in the analysis of the considered circuit implementations. A custom software library is developed, facilitating efficient design, simulation and evaluation of control-bounded converters. The theoretical analysis is supported by circuit simulations.

Rather than achieving a complete transistor-level implementation, the goal of this thesis is to explore possible low-power design of a scalar control-bounded converter. The main result is therefore the overview of, and some possible solutions to, critical design challenges associated with the considered high-level architecture.

Specifically, a LNA driven, passive integrator is proposed as an alternative to placing the amplifier outside the ADC. The remaining stages could be implemented with low-power Gm-C integrators and their current consumption depends on the load capacitance seen at the transconductors output. Design challenges regarding accurate analog signal summation with small capacitors are studied in detail.

Floating-gate, voltage addition requires less active components, but voltage buffers might be required to disable unwanted charge flow in the circuit. An output resistance of about 1000 Ohm is required for the buffers not to disturb the capacitive voltage division and degrade performance. Output current summation avoids this issue, but some additional complexity might be required to implement the small transconductance necessary for low power consumption. Finally, it is discovered that comparator offset voltage will trigger even order harmonic distortion in the transconductors and comparator offset cancellation is required.

To address the question of whether a control-bounded converter is suited for outperforming current state-of-the-art ADCs, more detailed research on transistor level is required. Hopefully, this thesis provide a useful background for doing exactly that.