| dc.description.abstract | Denne oppgaven tar for seg grunnleggende aspekter i Switched-Capacitor Effekt Omformere (SCPC), og hvordan man kan realisere de nødvendige spenningsomregningsforholdene for et bestemt bruksområde. Denne masteren bygger på eksisterende teoretiske grunnlag, men bidrar også ved å undersøke nye muligheter innen forskningsfeltet. Sluttproduktet er ment som å tjene som et proof-of-concept. På grunn av kretskompleksiteten i dette feltet, fokuserer denne oppgaven hovedsakelig på analyse og utforming av effekt-trinnet til DC-DC-omformeren.
Denne oppgaven presenterer en on-chip switched capacitor step-down voltage regulator (OCVR) som bruker tre forskjellige topologier, og denne er designet og simulert i 28 nm teknologi. Omformerens last krever bare 10 μA, og eventuelle tap over 10 μA anses å være kritiske for designet. Hovedformålet er derfor å ha den mest effektive effektoverføringen med minst mulig tap når man trapper ned en varierende inngangsspenning som spenner fra 3,3 V til 2,4 V, til en stabil 1,8 V på utgangsterminalen.
Det ble oppdaget under testing av trippel-topologimodulen, at både kondensatorer og MOS-brytere måtte multipliseres med en faktor på 3 for å oppfylle de spesifiserte driftsparametrene. Det endelige trippel-topologidesignet, unntatt kontrollkretsene, oppnådde en effektivitet fra 71,2% til 95,7%, og nådde maks på 2,4 V, men som betyr at den ble arealkrevende. Den foreslåtte omformeren skal gi en utgangsspenning på 1,8 V, men hvor spenningen ved utgangen kan maksimalt variere med ± 25 mV i både støy og DC offset. Den endelige utformingen har også tatt hensyn til et 200 mV spenningsfall over utgangslasten. En 47 μF lastkondensator utenfor den integrerte kretsen brukes til å håndtere strømtopper når den er i aktiv modus, da belastningen kan kreve mer kraft i en kort periode. Enheten vil ha en 1MHz klokke tilgjengelig i aktiv modus, som brukes av Switch-Capacitor-modulen. | |
| dc.description.abstract | This thesis presents the fundamental aspect of a Switched Capacitor Power Converter(SCPC) and how to achieve multiple voltage conversion ratios for a practical application.This thesis builds on existing theoretical concepts, but also contributes by investigating new aspects within the field of research. The end-product is intended to serve as a proof-of-concept. Due to the increased circuit complexity, this thesis focuses on the analysis and design of the power stage of DC-DC converter mainly.
In this thesis, an on-chip switched capacitor step-down voltage regulator (OCVR) utilising three different topologies is designed and simulated with 28nm technology. The converter’s load requires only 10μA, and any losses above 10μA is considered critical for the design.The main purpose is therefore to have the most effective power transfer with minimal losses when stepping down a varying input voltage source ranging from 3.3 V to 2.4 V to a stable 1.8V on the output terminal.
It was discovered during testing of the triple-topology module that both capacitors and MOS-switches had to be multiplied with a factor of 3 to meet the specified operation parameters. The final triple-topology design, excluding the control circuits, achieved an efficiency ranging from 71.2% to 95.7%, peaking at 2.4 V, however, area demanding. The proposed converter provides an output voltage of 1.8V well within the requirement as the voltage at the output varied by a maximum of±25 mV in both ripple and DC offset.The final design has also taken into account a 200 mV voltage-drop over the output load. A 47μF load capacitor outside the integrated circuit is used for handling current-spikes when in active mode, as the load may require more power for a short period of time. The device will have a 1MHz clock available when in active mode, which is utilized by the Switch-Capacitor module. | |
