Real-time channel emulator on FPGA for phase-array radios

Abstract

Denne masteroppgaven undersøker mulighetene for å bygge en kanalemulator for «phased-array»-radioer fra flere Xilinx Zynq-7000 FPGA utviklingskort og Analog Devices AD9361 transivere. Strenge spesifikasjoner er også gitt. Oppgaven kaster lys på flere utfordringer ved å bygge et slikt system. Hovedutfordringene inkluderer inter-FPGA kommunikasjon, kalibrering av «front ends» og bedrensede FPGA-resurser. Et delvis fungerende system utvikles og forslag til hvordan de gjenværende problemene kan løses foreslås.