Resource reduced ASIC CBADC digital estimation FIR filter
Master thesis
Permanent lenke
https://hdl.handle.net/11250/3093270Utgivelsesdato
2023Metadata
Vis full innførselSamlinger
Sammendrag
Kontrollavgrenset analog-til-digital omforming (CBADC) er et nokså nytt konsept som nytter en annerledes fremgangsmåte enn hva de fleste klassiske analog-til-digital implementasjoner. Det innebærer mindre designbegrensninger på enkelt system komponenter, som videre tillater utforsking av et større designrom. Det teoretiske grunnlaget for dette konseptet har blitt lagt til rette og det blir for øyeblikket jobbet med å lage en fysisk implementasjon av det. Det er to hoveddeler som må konstrueres. Det analoge systemet som filtrerer det analoge inngangssignalet og den digitale estimatoren som rekonstruerer en digitalisert tilnærming av det originale signalet.
Denne avhandlingen utforsker designmuligheten for den digitale estimatoren, mens det analoge systemet er et tema for andre vitenskapelige arbeid. Designet av et digitalt rekonstruksjonsfilter med variable koeffisienter og muligheten for å redusere resursbruken vil bli presentert. Systemet er basert på et endelig impulsresponsfilter som nytter forhåndsberegnede koeffisienter som brukes som inngangs data på LUT-er og adderere for å summere utgangene til LUT-ene for å generere den endelige signalestimeringen. Størrelsesreduksjon blir gjort ved å begrense registerstørrelsene som blir brukt for de forhåndsberegnede koeffisientene, og videre ved å tilpasse LUT og adderer datastiene til bitbredden til koeffisientene.
Et Python-rammeverk har blitt introdusert for å øke nytten og allsidigheten til det foreslåtte designet, og for å forenkle oppstarten av å lage digitale estimeringsfilterimplementasjoner. Dette rammeverket tillater automatisert utførsel av de individuelle designstegene som rangerer fra høynivå simuleringer til å lage utlegg av implementasjonen. Den er sterkt knyttet til Python-pakken CBADC, som er introdusert av forfatteren av CBADC teori. Denne pakken blir brukt til å simulere CBADC-er i høynivå simuleringer og er en av hovedkildene til denne avhandlingen.
Ressursbruken (areal og effekt) til den foreslåtte implementasjonen vil bli vist og diskutert. Mulige besparelser med bakgrunn i å redusere designet vil bli utforsket. Videre skal skal det etableres trender for optimale koeffisient- og LUT-oppsett. Innflyteslen som det analoge systemdesignet har på ressursbruken til det digitale estimatorfilteret skal også undersøkes.
Denne avhandlingen vil vise at reduksjon av designet vil ha en alt i alt positiv effekt på arealforbruk og effekt i noen tilfeller. I tillegg skal denne avhandlingen vise at generelt mindre analoge systemkonfigurasjoner fører til mindre og mer effektive digitale estimatorfiltere. Dessverre kunne ikke noen av de variable koeffisient implementasjonene oppnå det tenkte effektmålet på 0,4mW for systemkonfigurasjonen med en båndbredde på 20MHz og et signal-til-støyforhold (SNR) på 70dB. Det mest effektive systemet hadde et total effektforbruk på 1,609mW. Med bakgrunn i disse funnene, og siden designendringene som ble gjort på LUT-ene og addererene kan bli distribuert i faste koeffisientkonfigurasjoner, ble noen av disse inkludert i avhandlingen. Systemet som er mest effektivt med hensyn på effekt av disse konfigurasjonene klarer å oppnå målet på 0,4mW med et estimert effektforbruk på 0,29mW. Control-bounded analog-to-digital conversion (CBADC) is a rather new concept, which features a different approach than most classic analog-to-digital converter (ADC) implementations. It implies less design restrictions on the single system components, enabling a greater design space exploration. The theoretical grounds for this concept have been set up and currently there are efforts made to create a physical implementation of it. There are two main parts, which have to be constructed. The analog system, which is filtering the analog input signal and the digital estimator, which is reconstructing a digitised approximation of the original signal.
While the analog system is the subject of other research work, this thesis helps exploring the design possibilities for the digital estimation. The design of a digital reconstruction filter with variable coefficients and the possibility to reduce the filter resource usage are presented. The system is based on a finite impulse response (FIR) filter using precomputed coefficients as data input for look-up-tables (LUTs) and adders to sum up the outputs of the LUTs to generate the final signal estimation. The size reduction is done by limiting the register sizes used for the precomputed coefficients and furthermore matching the LUT and adder data paths to the coefficient bitwidths.
In order to increase the usefulness and versatility of the proposed design and to simplify the entry into the creation of digital estimation filter implementations, a Python framework was introduced. This framework allows for automated execution of the individual design steps ranging from high level simulations to creating implemenation layouts. It is closely connected to the cbadc Python package, introduced by the author of the CBADC theory. This package is used to simulate CBADCs in high level simulations and is one of the main sources of this thesis.
The resource usage (area and power) of the proposed implementations is shown and discussed. The possible savings due to reducing the design are explored. Furthermore trends for an optimal coefficient and LUT setup are established. Moreover the influence of the analog system design on the resource usage of the digital estimation filter is investigated.
This thesis shows that the design reduction has an overall positive effect on area usage and is useful for power reduction in some cases. Besides this thesis shows that in general smaller analog system configurations lead to a smaller and more efficient digital estimation filter. Unfortunately none of the variable coefficient implementations could reach the intended power target of 0,4mW for the system configuration with a bandwith of 20MHz and a signal-to-noise ratio (SNR) of 70dB. The most efficient system had a total power consumption of 1,609mW. Due to these findings and since the design changes applied to the LUTs and adders can also be deployed in fixed coefficient configurations, some of them were included in this thesis. The most power efficient system of these configurations is able to reach the 0,4mW target with an estimated power consumption of only 0,29mW.