Asynchronous construction from clocked designs

Abstract

Denne masteroppgåva undersøker dei potensiale fordelane ved asynkrone kretsar. Desse fordelane er blant anna eit potensiale for ein raskare meir robust krets med eit lågare straum forbruk samanlikna med ein synkron krets. Vidare er konseptet desynkronisering introdusert. Dette er ein metode for å konvertera ein synkron krets til ein asynkron krets. I oppgåva blir det utvikla eit Tcl script som automatisk gjennomfører denne konverteringa i Synopsys Design Compiler. Scriptet er testa ved å konvertere ein enkel multiplikasjon og dividerings modul. Den asynkrone kretsen frå scriptet fungerer, men har ikkje nokon av fordelane ein asynkron krets kan ha. I staden presterer den verre enn den synkrone versjonen. Denne oppgåve er berre meint som eit bevis på at desynkronisering fungerer på dei tilgjengelege verktøya. Oppgåva gir og ein indikasjon på kva som trengs å gjerast vidare for å forbetre scriptet og utnytte fordelane ved asynkrone kretsar. Oppgåva er skrive for Nordic Semiconductor.

This Master's thesis examines the potential advantages of asynchronous circuits, including increased speed and robustness and lower power consumption relative to synchronous circuits. Furthermore, the concept of desynchronization is introduced, a method to convert a synchronous circuit to an asynchronous one. A Tcl script is developed that automatically converts from a synchronous to an asynchronous netlist in Synopsys Design Compiler. The script is tested on a simple multiplication and division module. The resulting circuit is functional but does not exhibit the potential advantages of asynchronous design. Instead, it performs worse than the synchronous version. However, this thesis is only intended as proof of the concept of desynchronization using the available tools. The thesis outlines further work to improve the script and the desynchronization process to obtain the advantages of asynchronous design. This thesis is written for Nordic Semiconductor.