An Ultra-Low Power Analog-to-Digital Converter in 22 nm FD-SOI CMOS Technology
Abstract
Suksessiv-approksimasjon-register (SAR) analog-til-digital omformer (ADC) er en energieffektiv arkitektur, kapabel av lavt strømforbruk eller høy presisjon samtidig som energieffektivitet (FoM) i verdensklasse oppnås. Nedskaleringen av teknologiprosesser tillater SAR-omformere å bevege seg mot den teoretiske grensen satt av den termiske støyen, ettersom de tilgjengelige kondensatorene skaleres ned. Denne oppgaven presenterer en ultralaveffekt SAR ADC i en 22 nm fullstendig utarmet silisium-på-isolator-teknologi til bruk innen medisinsk ultralydutstyr. For å oppnå ultralavt effektforbruk bruker ADC-en håndtegnede kondensatorer i den kapasitive digital-til-analog omformeren (CDAC) med en enhetskapasitans på 530 aF. En tilbakekoblet logisk krets blir brukt for asynkron operasjon på lav frekvens. Spenningsforsyninger på 430 mV, 450 mV, og 455 mV brukes. I Monte Carlo simuleringer etter utlegg oppnår ADC-en 9,1 effektivt antall bits med en samplingrate på 1 kS/s og et effektforbruk på 0,53 nW, og består dermed kravene. Dette tilsvarer en FoM på 0,97 fJ/konverteringssteg. Dette er, såvidt forfatterene vet, det laveste effektforbruket og den beste energieffektiviteten i tilgjengelig litteratur med sammenlignbare krav. ADC-en er verifisert på tvers av prosesshjørner og temperaturer fra 0 °C til 85 °C, og den oppfyller kravene i alle kombinasjoner av prosesshjørne og temperatur. Arealforbruket til ADC-en er 0,00285 mm^2. A Successive-Approximation-Register (SAR) Analog-to-Digital Converter (ADC) is an energy-efficient architecture capable of achieving low power consumption or high resolution while maintaining state-of-the-art Figure of Merit (FoM). The shrinking of technology nodes allows SAR ADCs to move closer to the thermal noise limit as the available capacitors scale down. This thesis presents an Ultra-low Power (ULP) SAR ADC for medical ultrasound applications in 22 nm Fully-Depleted Silicon-on-Insulator. To achieve ULP operation, the ADC utilizes custom-made capacitors with a unit capacitance of 530 aF in the CDAC. A feedback loop is used for asynchronous low-frequency operation to counteract process and temperature variations. 430 mV, 450 mV, and 455 mV voltage supplies are used. In post-layout Monte Carlo simulations, the ADC achieves an accuracy of 9.1 Effective Number of Bits with a sample rate of 1 kS/s and a power consumption of 0.53 nW, meeting specifications. This corresponds to a Walden FoM of 0.97 fJ/conv. step. To the best of the authors’ knowledge, this is the lowest power consumption and FoM in an ADC with comparable specifications. The ADC is verified across process corners and a temperature range of 0 °C to 85 °C, meeting specifications in all process and temperature combinations. The ADC occupies 0.00285 mm^2.