A sub-nano-Watt 10-bit 1ksample/s asynchronous SAR ADC in 22nm FDSOI

Abstract

En Ultra-Lav-Effekt fulstendig differensiell asynkron suksessiv-approksimations-register (SAR) analog-til-digital-ommformer(ADC) er foreslått i en konvensjonelt tilgjengelig 22nm fullstendigutarmet-silisium-på-isolator-teknologi. Etterspørselen etter enheter med lang levetid drevet av små batterier øker. Med det blir komponenter spesialisert på lavt strømforbruk stadig mer populære. En ADC med lavt strømforbruk på bekostning av lavere samplingsfrekvens kan brukes til en rekke ulike sensorsystemer, for eksempel i hjemmeautomasjon.

ADC-en som pressenteres har en samplingshastighet på 1000sample/s og en oppløsning på 9, 1 Effektivt antall bit(ENOB). Med en Vdd på 0, 4V bruker ADC-en < 500nW i gjennomsnitt per konvertering simulert delvis post-layout. Komparatoren som brukes er en dynamisk vippe. digital-til-analog-ommformeren(DAC) er en kondensatorarray-DAC med en enhetskapasitans på 1, 15fF. Inngangene sammenlignes ved å bytte mellom tre spenningsreferanser på 0, 4V , 0, 2V og 0V . Forhåndslading av DAC-en til 0, 2V volt begrenser spenningsendringen til Vref/2 sammenlignet med Vref i en konvensjonell SAR ADC.

An Ultra-Low-Power fully differential asynchronous Successive-Approximation (SAR) Analog-To-Digital Converter (ADC) is implemented in a conventionally available 22nm Fully-Depleted-Silicon-On-Insulator (FDSOI) technology. With the demand for long-lifetime devices powered by small batteries increasing, components specialized for low power consumption have become ever more popular. An ADC with low power consumption at the cost of lower sampling frequency could be used for various sensing systems, for example, home automation.

The presented ADC has a sampling rate of 1000samples/s and a resolution of 9.1 Effective Number Of Bit (ENOB). With a Vdd of 0.4V , the ADC uses < 500nW average per conversion partly post-layout. The comparator used is a strongarm latch. The DigitalTo-Analog (DAC) is a Capacitive DAC (CDAC) with a unit capacitance of 1.15fF. The inputs are compared through switching between three voltage references at 0.4V , 0.2V , and 0V . Pre-charging the DAC to 0.2V volts limits the voltage change to Vref/2 compared to Vref in a conventional SAR ADC.