| dc.description.abstract | Denne masteroppgaven tar for seg avanserte driverkretser for halvleder komponenter med høy båndbredde (WBG) slik som de nye silisiumkarbid (SiC) MOSFETene. Sammenlignet med tradisjonelle halvleder materialer som silisium tilbyr WBG komponenter høyere blokkespenning, lavere ledemotstand, raskere svitsjetransienter og de kan opereres under høyere temperaturer. Dette øker kravene til driverkretsen siden høy presisjon og lite parasittkomponenter er avgjørende for å kunne håndtere de raske svitsjetransientene.
Modellering og simulering er et viktig verktøy i design av kraftelektronikkomformere der WBG komponenter brukes. Simuleringsmodellene må derfor være presise, pålitelige og konvergere raskt. Produsenten av SiC MOSFETen som er brukt i denne masteroppgaven gir derimot en SPICE model som er ikke-kontinuerlig som ofte gir konvergeringsproblemer i simuleringer. Forbedringer til denne modellen er derfor foreslått og troverdigheten til den nye modellen er verifisert gjennom labarbeid med en faktisk komponent. Resultatene viser at den foreslåtte modellen og den opprinnelige modellen fra produsenten er like presise for stasjonære forhold. Men, med den foreslåtte modellen er konvergeringsproblemene borte.
En ny driverkrets med formål om å minimere tidsforsinkelser er foreslått og verifisert gjennom labarbeid. Denne er referert til som en flertrinnsdriver. Flertrinnsdriveren er spenningskontrollert, noe som ansees som mer robust for raske svitsjetransienter enn tidsbaserte drivere. Den største reduksjonen i tidsforsinkelser oppnås når flertrinnsdriveren er gjort adaptiv basert på laststrøm og komponent temperatur. Sammenlignet med en konvensjonell driver (CGD) er den adaptive flertrinnsdriveren i stand til å kutte tidsforsinkelsen med 72 % ved påslag og 74 % ved avslag. En kontrollkrets som realiserer den adaptive flertrinnsdriveren ved avslag basert på laststrømsmåling er i tillegg foreslått og testet i lab. Med kontrollkretsen er tidsforsinkelsen kuttet med 71 %.
Ved å bruke en driverkrets som minimerer tidsforsinkelser i en omformerhalvbro kan kravene til dødtid og minimal pulsbredde reduseres. Et motordrifttilfelle ble simulert for å teste påvirkningen dette har. Sammenlignet med CGS viser simuleringsresultatene at ved å bruke flertrinnsdriveren så kan de lineære modulasjonsområdet økes med opptil 3.8 %, og strømmens THD i det lineære området reduseres med opptil 7.7 % når det svitsjes med en svitsjefrekvens på 15 kHz. | |
| dc.description.abstract | This master thesis investigates advanced gate driver topologies for new wide band-gap (WBG) semiconductor devices such as the silicon carbide (SiC) MOSFET. Compared to traditional semiconductor materials such as silicon (Si), WBG devices offer higher blocking voltages, lower on-state resistance, faster switching transients and operation under higher temperatures. This increases the requirement for the gate driver design as high precision and low parasitics are vital to be able to act on the fast switching transients.
Modeling and simulation is an important tool when designing power electronic converters employing WBG devices. Therefore, simulation models must provide accurate and reliable results and converge easily. However, the manufacturer of the SiC MOSFET that is used in this master thesis provides a non-continuous SPICE model for the device that often tends to run into convergence errors. Improvements are therefore suggested, and the reliability of the new model is verified through lab measurements on the actual device. The proposed model provides steady state simulation results that are as accurate as with the model provided by the manufacturer. Moreover, the simulation performance is improved and it converges easily.
A new gate driver topology that aims for delay time minimization, termed the multistage driver, is proposed and validated through laboratory work. The multistage driver is voltage controlled, which is more robust than timing based gate drivers for fast switching devices. By making the multistage driver adaptive based on load current and junction temperature, the best possible reduction in delay time can be obtained. Compared to a conventional gate driver (CGD), the adaptive multistage driver reduces the turn-on delay time by 72 % and turn-off delay time by 74 %. A control circuit that realizes the adaptive multistage driver based on load current measurements for turn-off is proposed and validated through laboratory work as well. With the control circuit, the turn-off delay time is reduced by 71 %.
By using a delay time minimization gate driver in a converter bridge leg, the requirements for dead time and minimum pulse width can be reduced. A motor drive application was simulated. When using the multistage driver compared to the CGD, the simulation results suggests that the linear modulation region can be increased by up to 3.8 %, and the current THD in the linear region reduced by up to 7.7 % when switching at 15 kHz. | |
