Vector Unit for Deeply-embedded, Low-power RISC-V Processors

Abstract

Dagens smarte verden er avhengig av at små datamaskiner bygges inn i ulike produkter for å forbedre folks liv. Disse dypt innebygde enhetene forventes i økende grad å gi høy ytelse samtidig som de er svært energieffektive, noe som representerer en utfordring for tradisjonelle innebygde systemer. Tidligere forskning har antydet at vektorprosessering er en god løsning for å skalere ytelsen til innebygde enheter uten at det går på bekostning av energieffektiviteten. Selv om RISC-V ISA har fått mye oppmerksomhet de siste årene, mangler den eksisterende forskningen en grundig undersøkelse av nytten av en vektorenhet basert på RISC-V vektor-ISA for innebygde enheter for å forbedre ytelsen til dypt innebygde RISC-V-prosessorer og samtidig oppnå høy energieffektivitet. I dette arbeidet utvides en skalarkjerne i RISC-V med vektorprosessering for å imøtekomme behovet for høyere ytelse i dypt innebygde applikasjoner, med spesielt fokus på kunstig intelligens. Den ekstra funksjonaliteten verifiseres mot en signatur hentet fra en RISC-V ISA-simulator. PPA-målingene til den nye løsningen evalueres og sammenlignes med den skalære baseline. Ytelsen til viktige kjerner måles ved hjelp av syklusnøyaktig simulering. Arealet måles etter logikksyntese ved hjelp av den nyeste 22 nm FD-SOI-teknologien fra GlobalFoundaries. Effekt og energi etter syntese beregnes ved hjelp av koblingsaktivitet hentet fra simuleringen. Benchmarking av et matrisemultiplikasjonsprogram viser at den foreslåtte løsningen gir overlegen ytelse og energieffektivitet, ettersom den oppnår opptil 25X bedre ytelse med en reduksjon i energiforbruket på 15,5X sammenlignet med skalarbaseline. Selv om strømforbruket øker med 59 %, holder det seg godt innenfor det akseptable budsjettet for dypt innebygde enheter. I tillegg observeres en betydelig arealøkning på 3,4X, men i en moderne SoC bør dette være ubetydelig sammenlignet med andre chipkomponenter. Vi konkluderer derfor med at den foreslåtte løsningen er svært lovende når det gjelder å øke ytelsen til dypt innebygde RISC-V-prosessorer.

Today’s smart world depends on the pervasive embedding of tiny computers in various products to improve people’s lives. These deeply embedded devices are increasingly expected to provide high performance while staying highly energyefficient, representing a challenge for traditional embedded systems. Prior research has suggested that vector processing is a good solution to scale the performance of embedded devices without compromising energy efficiency. Although the RISC-V ISA has gained much traction in recent years, the existing research lacks a thorough investigation of the utility of a vector unit based on embedded-class RISC-V vector ISA to improve the performance of deeply embedded RISC-V processors while having high energy efficiency. In this work, an ultra-low-power RISC-V scalar core is extended with vector processing capabilities to address the need for higher performance of deeply embedded applications, with a special focus on AI. The added functionality is verified against a signature extracted from a RISC-V ISA simulator. The PPA metrics of the created solution are evaluated and compared to the scalar baseline. The performance of important kernels is measured using cycle-accurate simulation. The area is measured after logic synthesis using state-of-the-art 22nm FD-SOI technology from GlobalFoundaries. Post-synthesis power and energy are calculated using switching activity extracted from the simulation. Benchmarking a matrix multiplication program demonstrates superior performance and energy efficiency of the proposed solution as it achieves up to 25X performance gain with a reduction in energy by a factor of 15.5X compared to the scalar baseline. Although power consumption increases by 59%, it stays well within the acceptable budget of deeply embedded devices. Moreover, a considerable area increase by a factor of 3.4X is observed; however, in a modern SoC, this should be insignificant compared to other chip components. Therefore, this work concludes that the proposed solution is highly promising for efficiently increasing the performance of deeply embedded RISC-V processors.