A Chopper Offset-Stabilized Operational Amplifier in 22nm FD- SOI

Abstract

En chopper offset-stabilisert forsterker har blitt designet. Designet har blitt analysert ved bruk av Monte Carlo simuleringer pa skjema-niva med påførte mismatch og prosessvariasjoner. En 22nm transistor teknologi har blitt brukt, men IO-transistorene som er tilgjengelig i den aktuelle teknologien har blitt brukt for å være kompatibel med en 1.8V forsyningsspenning. Designet er i stand til å opprettholde en offset-spenning un- der 130μV på et 4 sigma nivå, for temperaturer mellom −40 ◦C og 85 ◦C. Chopping frekvensen er 2 MHz og et tidskontinuerlig filter er brukt for a ̊ redusere rippelet. Flicker støy blir redusert og blir sammen med offset, mikset opp til en rippel spenning rundt chop- ping frekvensen. Utgangsstøyen holder seg under 323 μV for alle simulerte forhold og temperaturer. Gain-Bandwidth produktet er over 1 MHz og DC-gainet er over 100 dB for alle simulerte forhold. Alle kondensatorer som er brukt i designet oppfører seg ideelt. Designet inneholder et inngangstrinn og utgangstrinn som kan operere fra rail til rail. Inngangstrinnet er bygd opp rundt komplementære differensielle par og utligning av transkonduktansen er gjort ved hjelp av en strøm-bryter. Et klasse-AB utgangstrinn har blitt designet for å være i stand til å levere en strøm på opp til 10 mA. Med en 10 mA last, er utgangsspenningen i stand til å svinge opp til 1.55 V og ned til 0.210 V med en forsyn- ingsspenning på 1.8 V.

A chopper offset-stabilized amplifier has been designed. The design has been analyzed using Monte Carlo simulations with mismatch and process variations enabled on typical transistor models on a schematic netlist. A 22nm transistor technology has been used but the IO transistors available in the 22nm technology are used all over to be able to operate at a supply voltage of 1.8 V. The design is able to maintain an offset voltage below 130 μV at a 4 sigma level, for temperatures between −40 ◦C and 85 ◦C. The chopping frequency is 2 MHz and a continuous-time approach has been used for ripple-reduction. Flicker noise is reduced and is together with the offset voltage translated into a ripple voltage at the chopping frequency. The output noise is kept below 323 μV for all conditions and temperatures. The Gain-Bandwidth product is above 1 MHz and the DC-gain is above 100 dB for all conditions. All capacitors used, have been kept on an ideal level. The design features a rail-to-rail input and output stage. The input stage is implemented using complementary differential pairs and gm-equalization is implemented with a current switch. A class-AB output stage has been designed to be able to deliver currents up to 10 mA. With a 10 mA load current, the output is able to swing up to 1.55 V and down to 0.210 V with a supply voltage of 1.8 V.