On-line Voltage Estimation during Sensorless Control of an Induction Machine Drive

Abstract

Sensorløs kontroll av elektriske maskiner kan bidra til økt pålitelighet samt kostnadsreduksjon på motordrifter med krav til høy-presisjon. Kontrollstrategien feltorientert kontroll kan brukes for å oppnå sensorløs kontroll ved at strøm- og spenningsmålinger brukes i en fluksmodell som kalles spennings-modellen. Det er videre et kjent problem at unøyaktige inputvariabler i spenningsmodellen, som for eksempel spenningsmålinger, kan føre til feil i fluksestimeringen. I litteraturen kalles denne feilen for drifting. Det er mulig å estimere statorspenningen ved hjelp av styresignalene til IGBTene i omformeren. Ved slik estimering er det viktig å korrigere for tidsforsinkelser i forbindelse med svitsjeforløpet til IGBTene samt dødtid i omformeren.

Hovedformålet med oppgaven har vært design og testing av en on-line spenningsestimator. Estimatoren er designet ved hjelp programmene System Generator DSP og SDK, begge utviklet og laget av Xilinx. Spenningsestimatoren er testet ved hjelp av en åpen sløyfe V\/f-kontroller med et framtidig mål om å implementere den i en feltorientert kontroller. Testene i denne masteroppgaven ble gjort på et kontrollbrett uten tilkobling til en fysisk omformer. Resultatene ble sammenlignet med simuleringer og sett i sammenheng med de forventede resultatene fra teoristudiet. Modellering, skalering og kontrollstrategier for induksjonsmaskinen ble nøye gjennomgått. Likningene ble presentert med oppdatert notasjon i henhold til motordrift faget på fakultetet. En ikke-ideell omformermodell ble også presentert og analysert for å forstå hvordan spenningsestimatoren skulle designes.

Matematiske beregninger til estimatoren ble gjort i prosessoren mens estimatet av tidsintervallet, hvor spenningen på omformerens utgangsterminaler var lik DC-spenningen, ble gjort i FPGAen. Analysen av omformeren viste at differansen i av og på forsinkelsen i IGBTene samt dødtiden, introduserte en tidsforsinkelse i spenningspulsen fra omformeren i forhold til kontrollsignalet til IGBTen. Det ble også vist at tidsforsinkelsen var avhengig av strømretningen i brogrenen. For å teste FPGA-programmets evne til å estimere riktig tidsintervall, ble den ene brogrenen brukt som en halvbro-omformer og påtrykt en konstant kontrollspenning. Strømretningen ble også endret under testen. Testresultatene viste at estimatoren var i stand til å gi korrekte resultater.

Fasespenningsestimat ble testet ved bruk av en V\/f-kontroller innstilt for lav utgangshastighet. Testen ble gjennomført med og uten dødtid. Resultatet fra testen uten dødtid vise et fasespenningsestimat likt kontrollspenningen. Resultatet med dødtid viste en forvrenging i den estimerte utgangsspenningen, helt i samsvar med teoristudiet.

Et utrykk for det ulineære spenningsfallet fra omformeren ble utledet i den ikke-ideelle omformer-modellen. Uttrykket ble brukt til å korrigere kontrollspenningen med mål om fjerne det ulineære spenningsfallet. Testresultatene viste at den estimerte utgangsspenningen hadde samme fase og amplitude som den sinusformede referansespenningen fra omformeren. Resultatet viste at det utledede utrykket som beskriver spenningsfallet var korrekt. Resultatene fra testen var også lik det man kunne forventet seg ved bruk av feltorientert kontroll. Dette viste at estimator ikke var begrenset til en kontroll-strategi.

Fra resultatene konkluderes det at den nye IP-kjernen som ble integrert i det ferdige FPGA-designet, evnet å estimere riktig tidsintervall for utgangsspenningen. Det ble også konkludert at spennings-estimatoren klarte å estimere riktig utgangsspenning i de forskjellige testene og at estimering var uavhengig av kontrollstrategien. Dette ga grunnlaget for verifisering av likningene som ble funnet i den ikke-ideelle omformermodellen.

Xilinx System Generator DPS-verktøy har vist seg å være en svært effektiv måte å programmere komplekse FPGA-programmer på. Verktøyet muliggjorde design, testing og implementering av en ny IP-kjerne uten inngående kunnskap om VHDL programmering.

Sensorless control of electrical machines can increase reliability and reduce cost of high-performance drives. The sensorless control can be achieved by using field-oriented control, where voltage and current measurement are used as inputs to a flux model called voltage model. However, it is well known that errors in input variables, such as stator voltage, can lead to drifting in the flux linkage estimation. It is possible to give an estimate of the stator voltage using control signal for the inverter’s IGBTs and correcting for turn-on and turn-off delays of the IGBTs and blanking time.

The main purpose of this thesis was to design and test an on-line voltage estimator using Xilinx’s System Generator DSP tool together with Xilinx SDK. The voltage estimator was tested using an open loop V\/f-controller with the future goal of implementing it in a field-oriented control. Tests were performed purely on the control board without a physical inverter connected. Test results were compared to simulations and the expected results deducted in the theoretical study. Modelling, scaling and control strategies of the induction machine was thoroughly reviewed with updated concepts and notations and a non-ideal inverter model was presented and analysed in order to design the voltage estimator.

The voltage estimator used the CPU for mathematical computations and the FPGA to estimate the time period to which the inverter outputs had same voltage potential as DC-link voltage. Theoretical analysis showed that blanking time and difference in turn-on and turn-off time in the IGBTs introduced a time delay to the output voltage pulse, compared to control signal of the IGBT. It was also shown that the time delay was dependent on current direction. The voltage estimator’s ability to introduce this time delay was initially tested. The test was performed by using one bridge leg as a half-bridge converter and monitoring the on-time counter value. Results from tests with a constant control voltage and a switch in current direction, showed correct time delays in on-time estimation.

Phase voltage estimation was tested during low speed V\/f-control. The test was performed with and without blanking time. Results without blanking time showed an estimated phase voltage equal to the control voltage and test with blanking time showed estimation of a distorted output voltage. The distorted waveform of estimated output voltage was in accordance with the theoretical analysis.

An expression for the non-linear voltage drop imposed by the inverter was deducted in the non-ideal inverter model. The expression was used to create a correction to the control voltage with the intention to remove the distortion of output voltage. The estimator was tested similarly as for the initial phase-voltage test. The result showed an estimated output voltage equal to the sinusoidal reference voltage from the controller. From this it could be verified that the non-linear voltage drop equation given by the inverter model was correct. Furthermore, similarities between results from the compensated V\/f-control and the expected results from a FOC, showed that the estimator could work independently of control strategy.

From the results it was concluded that the new IP-core that was integrated in the FPGA design was able to recognise current direction and insert the correct time delay to the on-time count. It was also concluded that voltage estimator was able to estimate correct output voltage, independent of control strategy. This verified the equations for output voltage and distorted voltage deducted in non-ideal inverter model.

Finally, Xilinx System Generator DPS tool was proven to an efficient way of programming complex FPGA programs. The tool allowed for design, testing and implementation of new IP-cores without knowledge of VHDL programming.