Parametriserbar Cache Generator

Abstract

Denne masteroppgaven beskriver mikroprosessor minnesystemer, og går i detalj rundt ulike cache strukturer. Videre beskriver den utviklingen av en parametriserbar cache generator som kan brukes til å generere syntetiserbar Verilog kode av ulike cache strukturer, til bruk i IP core grafikk prosessorer utviklet av Arm Norway. Hensikten med cache generatoren er å gi designere et verktøy for lett å kunne måle ytelse, arealforbruk og effekt ved ulike cache konfigurasjoner. Designere kan velge mellom "direct mapped", "set-associative" og "fully-associative" cacher med variabel størrelse, så vel som ulike "replacement algoritmer". Rapporten beskriver også et eksempel på en verifikasjonsstrategi som kan benyttes for å finne den beste konfigurasjonen for et system.