Effecient Hardware for Principal Component Analysis of hyperspectral images

Abstract

Dette emnet er en del av prosjektet Hyperspectral Imaging in Small Satellites. Grunnet den høye dimensjonaliteten til innsamlede data, har algoritmer som analyserer hyperspektrale bilder høye kostnader. De fleste algoritmer som for eksempel Principal Component Analysis (PCA) benytter intensive matrisemanipulasjoner, og FPGA-er anbefales på grunn av muligheten for rekonfigurering, deres lavt strømforbruk, kompakt størrelse og høy potensiell for parallellisert databehandling. En betydelig trend innen digital systemdesign er å heve nivået på abstraksjon for å akselerere utviklingsprosessen. Syntesen på høyt nivå er transformasjonen fra designspesifikasjon til høynivåspesifikasjon som C/C++ til Register Transfer Level (RTL), som er videre syntetisert til portnivå.

Hovedutfordringen som utforskes er reduksjonen av hyperspektrale bilder fra et stort antall dimensjoner (bånd) til et some er mindre. Ulike designtilnærminger har blitt undersøkt på HLS-nivået. Et sett akseleratorer har blitt implementert og evaluert i forhold til kravene til PCA-algoritmen så vel som kravene til kapasisteten til SmallSat-satelliten.

This topic is part of the large project Hyperspectral Imaging in Small Satellites. Due to the high dimensionality of collected data, algorithms analyzing hyperspectral images have high computational costs. Most of the algorithms such as Principal Component Analysis (PCA) perform intensive matrix manipulations, and FPGAs are recommended to be used due to reconfiguration, low consumption, compact size and high computing power. A significant trend in digital system design is raising the level of abstraction to accelerate the development process. The High-Level Synthesis (HLS) is the transformation from design specification to high-level specification such as C/C++ into Register Transfer Level (RTL), which is further synthesized to the gate level.

The main challenge explored is the reduction of hyperspectral data from a large number of dimensions (bands) to a smaller one. Various design approaches have been investigated at the HLS level. A set of hardware accelerators has been implemented and evaluated in relation to the requirements for the PCA algorithm as well as those of the Small Satellites payload capabilities.